(9) 日本国特許庁 (JP)

⑩特許出願公開

砂公開特許公報(A)

昭57-31166

⑤Int. Cl.³H 01 L 23/48 21/58

識別記号

庁内整理番号 6819-5F 6679-5F ③公開 昭和57年(1982) 2月19日

発明の数 1 審査請求 未請求

(全 4 頁)

60半導体装置

即特

頤 昭55-105911

公出 願 昭55(1980) 7月31日

冗発 明 者 桜井潤治

川崎市中原区上小田中1015番地 富士通株式会社内

①出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

31代 理 人 弁理士 松岡宏四郎

41 #1 #

- 1. 結明の名称 半時体が簡
- 2. 特許請求の範囲
 - (1) 半導体第子が集積されてなる案子的権限が多層に執股され、各層に外側との基面は、ドが設けられた多層半球体集積回路チェブをバッケージ内に對入した半球体装置において、双バッケージ内の内部パッドが隔段状に多額にごけられ、対応する層の前割の過パッドと、翻パッドとが外部導体を介して基づされてなるととを無限とする半海体装置。
 - (2) 前配外部点体ベポンディングワイヤーである ことを特点とする特許高求のも 刺激 1 項制数の 半導体装置。
 - (3) 前記等通べ、ドの部分の形状と耐机内部べ、 ドの部分の形状とが相対応するよう形成され、 前記多版半導体射数固路ナップをフェース、ボ ウン状態でかつ前記外部将体として配位パッド を介して複数してなることを特徴とする初許順

| 水の範囲場1項記載の半導体装置。

3. 発明の拝細を説明

本発明は多歴半、体集技師的チップをおけた半 時体装置の構造におする。近子町に快込るいは各 構通信時度等の電子代話に於ては、それ体を傾の 実装密度を向上、しめることがやあの小を化大容 慣化を函る上で扱めて集要なことである。

そして上記目的のために大阪模が核旧が(LSI) 器の普絡体製機回路(FC)に於て、バッケージ 器りの常子無機度を向上せしめる設めとして。(1) 複数個のLSIチップを1(機)の半点体バッケージ内に列設する状態。(2)1(チップ)の必然に 半路体書子を形成する構造。(3)しSIチップを搭 数した半導体バッケージを由み形ねる研究。(4) しSI上に形成した絶縁層上に半点体がを形成し レーザ・アニールで数半導体層を取れ越化し、数 単結晶半導体層にしSIを形成する状態(日料エ レクトロニクス2-18(1980)で82を限り 器があるが。(1)~(3)の構造に於ては単分となび供 器に対する実装管度の大幅な同上は切得できず。 又(4)の構造に於ては祭孫度及び與該密度は大幅に向上するが。各番の回路端子が摂出しないので。 各層に形成されているLSIのプロセス機能や回 路根能を悩々に検査するととが困難であるという 問題があった。

本発明は上記問題点に強み、単独回路(IC) チャブを横層し、パッケージ寸法の拡大すること を作力抑え且つパッケージ当りのICの軽減度を 大幅に向上せしめ、更にICチャブ部のブロセス 機能及び回路機能を強々に翻定することが可能な 構造を有する多層半導体条機回路チャブをパッケージ内に封入してなる半導体装置を提供する。

即ち本発明は半導体素子が集積されてなる素子 集積層が多層に積層され。各層に外部との導通パッドが設けられた多層半導体集積回路ナップをパッケージ内に封入した半導体装置において。飲パッケージ内の内部パッドが随 段状に多層に設けられ、対応する層の前記導通のパッドと内部ペッドとが外部導体を介して接続されてなることを特徴とする。

ド2a、2b、2c或るいは2dが形成されて
かり、各階チャプの大きさは、上層のチャプを収せた際に下層チャプのポンディング・パッドが上層チャプの周辺部(外側)に表出するように、上層チャプになるに従って順次小さ(形成される。
(図中9は表面保護絶縁膜を表わす)

そしてとれら半導体ICチ・プを教育因着する 際の接着 3 はシリコン 財后。エポキシ関節或る いはポリ・イミド等の絶裂性関節。供ペースト等 の認電性接着剤或るいは金一鍉(Au - Sn)等の合 金からなるろう材により形成される。なか上配の 中、ろう材を用いて接着を行う際には下層の半導 体ICチ・プの表面保護絶縁膜9上に予めその からなるメッライズ層を形成してかくの世帯があり、 又導電性接着剤或るいはろう材を用いて接着からなどがあり、 又導電性接着剤或るいはろう材を用いて接着する 構造に於ては、下層チ・プの表面保護を対する 物ける周縁部以外の所図の場所にコンチクに がける周縁部以外の所図の場所にコンチクに がける周縁部は接着剤或るいはろう材を介し ただし、前配導電性接着剤或るいはろう材を介し で上層チ・プの所図の似象と縦方向に電気的接続 を行う数に有利である。 以下本発明を親1図及び第2図に示すチャプ級 層構造に於ける二つの実施例の上面図(a)及びA-A/矢視断面図(b)。第3図及び第4図に示すパッケージへのチャプ実装構造に於ける二つの実施例の断面模式図を用いて静制に説明する。

本実施例の多層半導体ICに使用する各素子集 被層としての半導体ICチャブは、通常行われる 例えばMIS型ICの製造工程に従って、ゲート 低化度、ゲート電板、ソース・ドレイン領域、配 観符の形成が完了せしめられ、配料のための講演 用パッドであるポンディング・パッド部のみを残 して上面が構建駅ガラス(PSG)等の表面保護 絶縁膜で扱われてなっている。なお上記ポンディ ング・パッド部にはパンプ状電板が形成される場 含もある。

そして付えば解1図(3)及び(b)に示すような多届 半導体ICチップの板層構造に於ては、第1層の 半導体ICチップ1 a , 第2層のチップ1 b , 料 3層のチップ1 c 及び筒4層のチップ1 d の 4(辺) に沿った関係器に浮造所盤数のポンディング・パ

又第2図(a)及び(b)は同じチャブ・サイズの半導体 休ICチャブを積層する際の構造を表わす別の一 実施例で、との場合は各層半導体ICチャブ例え ば1 a、1 b、1 c及び1 dのポンディング・パ ・ド2 a、2 b、2 c及び2 dは飲チャブに於け る質り合った2(辺)に沿り最初のみに形成され る。そしてチャブを積層する際に用いる接層 3 としては前配同級絶縁性樹脂、導電性接着列或る いはろり材が使用される。(図中9 は表面保護絶 無限を表わす)

特開昭57-31166(3)

ティング・パッドである)2a.2b及び2cと 多層に形成された半導体パッケージ4の内部パッ ド 6 a , 6 b 鼓るいは 6 c とがワイヤ・ポンディ ング等の万佐により外部時体であるワイヤーでで 接続されている。(図中9は装面保護的暴度を表 わす)

そして本実施例に於ては以上形のチャプ1dの所 望のポンディング・パット2dとその下層のチャ プ1cの所望のポンティング・パッド2cとはワ イヤ・ポンティングにより外部導体1! で接続さ れた対策を有しており、各チェブに形成された回 路を共通の軍隊に承続する際等にはこのよりな外 部海体級観が行われる。なお紋褐流に於て半導体 パッケージ4の内部パッド6a.6b及び6cは それぞれ対応する多層半導体集技回路テップ 1a, 1b及び1cのポンディング・パッド2a.2b 或るいは2cとほぼ等しい高さに形成されること が望ましい。

又角4回は多層半導体集機回ねサップをフェー ス・メウン構造で半身体パッケージに搭載する本

2013月21パッケージ法の拡大を使めて小さく 抑えながらパッケージ当りの回路錯度(集队度) を大幅に向上せしめることができると同時に、各 学男体ICチェブのポンディング・パェド部或る いはそれに接続する内部配線が個々にパッケージ 内に長出された構造を有するので、彼多層半導体。 ICの祖み立てに終してチャブ毎にプロセス機能 及び回路機能を検出するととができ製造歩館まり の向上が切れる。

さらに本発明の半導体装置のパッケージの内部 パッドの部分の構造が多層半導体集積回路チップ の導通パッドの部分の構造とほぼ対応するように 形成されているので前記チャブの火穀が容易に行 なえる。

又本発明の無1の実施側の砂造に於ては、各無 子集徴層のポンディング・パッドが表出しており 前述のよりに呉展チャブのポンディング・パッド 間を外部導体で退銃することが可能である。従っ ては補近の半導体袋鼠の多層テップに於ては、必

発調の半導体技能に於ける一実施例の断面模式図 で、本実旅例に於てはポンディング・パッド2a, 2 b, 2 c部に鉛ー鮭(Pb-Sn)半田等からなる パンプ覧帳8a,8b,8cを有する半導体IC チャプ1a.1b.1cを前述のように秩屑形成 せしめた多層半導体集積同路チェブを。試チェブ の上面を下に向け、半導体パ・ケージ4に多層に 形成された内部パッド6c、6b、6a上に、前 記パンプ性概8a,8b,8cKよりろう菊固定 し、敗パンプ間振8a、8b、8cを外部導体と して介して各層半導体ICチ,プ1a, 1b,1c のポンディング・パッド部とパッケージの内部配 終とをそれぞれ電気的に接続した構造を有してい る。(図中9は表面保護絶縁腹を表わす)

なお該構造に於ては各層の半導体ICチャブの厚 さと半導体パッケージの内部配線の層間間隔はほ は等しくする必要がある。

以上説明したように本発明の構造を有する半導 体装置に於ては、半導体パッケージ内に半導体IC ナ・ブが積層固定されてなっているので。 メンナ

プレも一枚のチャブで回路根能を完成せしめる必 要はなく,複数枚のチャプにまたがって回路機能 を形成することができる。

従って本発明によれば多層半導体ICの製造歩 貿まりが向上すると何時化、電子計算根収るいは 電子通信装置等の電子扱器の小型化。大容量化が 関れる。

4. 図面の簡単な説明

第1 図及び第2 図は本発明の多層半導体無板回 路に於けるチャプ鉄層構造の二つの実施例を示し (a)はその上面図。(b)はそのA-A′矢拱所面図で ある。又對3四及び與4回は本発明に於けるパッ ケージへのチャプ実装荷造の二つの実施例の断面 模式図である。

図に於て1aと1bと1cと1dは米子梨鉄層 である半時体条費回路チップ。28と2bと2c と2dはポンディング・パッド。3は嵌足物。4 は牛導体パッケージ, 5はチップ・ステージ,62 と6bと6cはパッケージの内部パッド、1及び 7、は外部冰体。8aと8bと8cはパンプ電板

id ic

12 12

9 は袋面保護船録裝を示す。

蹇 \square 筝 \square (a) (a) 代理人 弁理士 甩 松 000000 77 777 7 28 28 14 1C 14 1A 10 12 /2 (b) id to 2d (F)

18 IA



